[VHDL] significato codice

Messaggioda Mifert4 » 20/01/2012, 11:37

Nel test bench di un decoder 4:16 è presente questo processo:
Codice: Seleziona tutto
process
begin
for i in 0 to 15 loop
binary_in <= std_logic_vector(to_unsigned(i,4));
ideal_out <= std_logic_vector(to_unsigned(2**i,16));
wait for 10 ns;
end loop;

wait;
end process;


ma non mi sono chiare alcune cose:innanzitutto la scrittura "for i in 0 to 15 loop";
-poi "std_logic_vector(to_unsigned(i,4))" che significato e che bisogno c'è di scrivere to_unsigned?
e infine "(2**i,16)"

non ho capito nè cosa vogliono dire queste scritture in parole povere,nè il bisogno di metterle
Avatar utente
Mifert4
Junior Member
Junior Member
 
Messaggi: 153
Iscritto il: 04/05/2010, 14:53

Torna a Ingegneria

Chi c’è in linea

Visitano il forum: Nessuno e 0 ospiti