Porte logiche CMOS

Messaggioda lampo » 17/07/2009, 16:33

Posto anche qui il mio dubbio.
Dovrei disegnare e dimensionare una porta logica CMOS che realizzi questa funzione
Y=not(AB+AC+CD)
dove * sta per AND e + per OR

Sto andando in crisi perchè non riesco a capire come fare per semplificare la funzione e il circuito..
Qualche aiuto?
Ve ne sarei molto grato
lampo
Starting Member
Starting Member
 
Messaggio: 7 di 11
Iscritto il: 20/05/2005, 21:12

Messaggioda giacor86 » 18/07/2009, 09:13

non c'è bisogno di semplificare la funzione logica, basta ricordarsi le regole per comporre i circuiti cmos. Il circuito si svolge ricordando che la funzione logica del circuito è il negato della funzione della parte N, nella quale le serie sono degli AND e i paralleli degli OR. poi specchi la parte P invertendo le serie coi paralleli. Ti posto il isegno che è venuto a me. Se fai i controlli con le tensioni e la tavola di verità del circuito vedi che dovrebbe funzionare.

[img][img]http://img18.imageshack.us/img18/7126/cmosj.jpg[/img] Immagine[/img]
giacor86
Advanced Member
Advanced Member
 
Messaggio: 1521 di 2455
Iscritto il: 20/02/2005, 11:32

Messaggioda lampo » 18/07/2009, 18:04

Ehm no, il testo mi dice esplicitamente di semplificare la funzione logica. Inoltre non credo di poter pilotare con stesso segnale più MOS in pull down (o pull up)
lampo
Starting Member
Starting Member
 
Messaggio: 8 di 11
Iscritto il: 20/05/2005, 21:12

Messaggioda giacor86 » 18/07/2009, 19:52

guarda ho provato ad applicare il metodo delle mappe di karnaugh per semplificare la funzione dentro al not, e mi viene che l'espressione + semplice possibile come combinazione di somme di prodotti, è proprio AB+AC+CD. Di solito quando si realizzano circuiti logici, la forma di somme di prodotti è quella canonica quindi boh.. io non la semplificherei. Non credo che si debba smontare la funzione con il not, visto che avere un not fuori è l'ideale per implementare la funzione coi cmos. Inoltre non vedo che c'è di male a buttare lo stesso ingresso in + mos contemporaneamente. Se non è così, non saprei aiutarti.
giacor86
Advanced Member
Advanced Member
 
Messaggio: 1523 di 2455
Iscritto il: 20/02/2005, 11:32

Messaggioda K.Lomax » 18/07/2009, 19:54

Utilizza le formule di De Morgan.
Avatar utente
K.Lomax
Senior Member
Senior Member
 
Messaggio: 267 di 1589
Iscritto il: 11/06/2009, 11:30
Località: Salerno

Messaggioda lampo » 19/07/2009, 09:29

Con le formule di De Morgan non si diviene a niente. Le ho provate tutte.

L'unica semplificazione che si può ottenere a livello di circuito è quella di mettere in evidenza o la A o la C e scrivere per esempio
Y=not(A*(B+C)+C*D)
In questo modo rispetto allo schema di giacor86 ho un NMOS ed un PMOS in meno.Da 6 a 5.
E mi sa che è l'unica soluzione
Comunque grazie
lampo
Starting Member
Starting Member
 
Messaggio: 9 di 11
Iscritto il: 20/05/2005, 21:12


Torna a Ingegneria

Chi c’è in linea

Visitano il forum: Nessuno e 1 ospite