Assumendo per il circuito VDD = 5V, VTN = |VTP| = 1 V, e valori W = 4 μm, L = 2 μm uguali per tutti i transistori NMOS e PMOS, definire e valutare analiticamente in via approssimata la tensione di uscita (idealmente raggiungibile) corrispondente alla condizione di metastabilità del circuito, assumendo che sia S che R si siano annullati contemporaneamente dopo essere stati entrambi alti.
ragiono in tal modo:
Prima che S ed R si annullassero contemporaneamente le uscite Q e /Q erano entrambe basse.Nel momento in cui sia R che S si abbassano i rispettivi mosfet si interdicono e non vi è più un percorso conduttivo verso massa,allo stesso tempo tutti e 4 i pmos si accendono e quindi Q e /Q negato iniziano a caricarsi,mentre si caricano si iniziano ad accendere però anche i rispettivi nmos a cui sono collegati e si arriva ad una situazione in cui la carica eguaglia la scarica e la tensione dei nodi di uscita dovrebbe quindi corrispondere alla soglia logica dell'invertitore equivalente ad una delle due porte logiche nor.Ora considero quindi una delle due porte Nor e come già detto la rete di pull-up è attiva ed è costituita da due pmos in serie e dunque questi equivalgono ad un pmos avente W/L=1 (visti i dimensionamenti dei dati).Per quanto riguarda la rete di pull-down lì c'è un solo nmos in conduzione,dimensionato con un W/L=2.Quindi ora basta eguagliare le correnti di pinch-off di questa rete equivalente per ricavarmi la soglia logica.E' corretto??
Grazie
